Ultra-high-speed 14-bit at 4.32Gbps ADC IP Cores China

全球独立的半导体IP供应商和授权专业公司T2MIP高兴地宣布，其合作伙伴的14bit时间交织流水线方式的ADC IP核已通过验证，投入量产。这个IP采用28nm FDSOI工艺，支持4.32Gsps的采样速度。授权客户可以得到这个设计的自主修改权和无限次数的使用权。

 

这个IP设计来自于量产芯片组，支持60dB的信号噪声比（SNR），输入频率范围为54MHz至1.7GHz，适用于各种领域的芯片设计，包括音频应用、微控制器、高速机顶盒、Wi-Fi、汽车、雷达和5G应用等。

 


除信号处理链路外，这个设计还集成了两个模拟电路所需的内置电源稳压器（LDO）。

n  1.1v的LDO，带有一个外部去耦电容，以达到高功率抑制比。

n  1.5v的LDO，有一个内部电容用于输入缓冲和偏置设计。

这个设计的数字电路部分由外部1.0V电源驱动。

 

这个超高速宽带模数转换器采用16个时间交织流水线方式工作的子ADC组架构，由数字校正算法进行增益、偏移和斜率校正。信号源采用差分输入，端路差分阻抗为100欧姆电阻，然后通过输入缓冲单元，连接到子ADC组，输入信号的幅度为差分1Vpp。ADC电路的输入模拟信号经过两个外部电容耦合到这个设计的输入端，外部电容的最小规格为1nF。各子ADC的输入在设计内部产生。

 

流水线方式的ADC IP核是混合信号电路系统，由比较器、开关电容电路、偏压电路、带隙电压基准、采样和保持放大器（SHA）以及乘法数模转换器（MDAC）组成。这些组成单元的设计规格符合相应的电路和系统要求。每个流水线方式的ADC电路是由两个或更多的低分辨率Flash ADC构成，整个架构由多级处理通路组成，每个处理级都包含相应的采样和保持电路，模拟信号经过采样后将样本在短时间内维持电平。Flash ADC电路将这个电平信号转化为二进制输出序列。来自多级的二进制输出序列按照时间次序对齐（流水线化处理），并输出到位移寄存器，进一步经过数字纠错逻辑电路完成错误检测和纠正后，输出最终的二进制序列。

 

T2M广泛的无线IP核还包括22nm ULL的蓝牙双模v5.3RF收发器IP核、40/55nm的BLE v5.3/15.4（0.5mm2）射频收发器IP核、40ULP的NB-IoT/Cat M UE射频收发器IP核和Sub6 GHz射频收发器IP核，所有这些都可以通过授权移植到客户的产品设计中。

 

可用性：这些半导体IP可以立即进行客户授权，既可以单独授权，也可与预集成的控制器和PHY组合授权。有关授权的选择和报价等更多信息，请发送邮件至contact@t-2-m.com，进行了解。

 

关于T2M：T2MIP是全球独立的半导体专业授权技术公司，提供复杂的半导体IP、软件、KGD和颠覆性技术，帮助客户加速开发可穿戴设备、物联网、通信、存储、服务器、网络、电视、机顶盒和卫星SoC。欲了解更多信息，请访问：www.t2m-ip.cn

Comments

Post a Comment

Popular posts from this blog

5G Sub 6GHz RF Transceiver IP Cores for Cellular Industrial IoT applications

Image
T2M IP , the global independent semiconductor IP Cores provider & Technology experts, is pleased to announce the availability of 5G Sub 6GHz RF Transceiver IP core in 22nm   LP RF CMOS process for integration to your SoC targeted for low power Cellular and Industrial IoT applications and fixed wireless access. Fully compliant to 3GPP standards the 5G Sub 6GHz RF Transceiver IP cores is a 2x2 configuration with integrated frequency synthesizer and Analog-Mixed signal functions, suitable for low-cost low- power IoT applications. The RF IP core supports Cellular 3GPP 5G/4G/3G applications and is also ideal for Fixed Wireless Access with high level of programmability. Supporting both FDD and TDD mode. The RF Transceiver IP cores comes integrated with the GPS receiver and frequency synthesizer with a small die-size area. The RF IP cores supports up to 200MHz RF channel Bandwidth with ultra-low power consumption which is ideal for IoT applications. The initial deployments of 5...
Read more

MIPI RFFE Master Slave Controller IP Cores control RF Front End Interfaces

Image
T2M IP , the global independent semiconductor IP Cores provider & Technology experts, is pleased to announce the immediate availability of its partner’s  MIPI RFFE v3.0 Master  and  Slave Controller IP   Cores which are mature, proven and in production chips with High performance and low power consumption support. MIPI RFFE v3.0 Controller IP  Cores, is the standard interface for control of radio frequency (RF) front-end (FE) subsystems. It delivers swift, agile, self-regulating, and complete control of the complex RF subsystem environment. The  MIPI RFFE Master/ Slave Controller IP  Cores is a full-featured, easy-to-use, synthesizable design that is easily integrated into any SoC or FPGA development. It can also support a variety of host bus interfaces for easy adoption into any design architecture – AXI, AHB, APB, OCP, VCI, Avalon, PLB, Wishbone or custom buses. MIPI RFFE v3.0 is also backward compatible with all prior generations RFFE ...
Read more

DDR4/LPDDR4/DDR3L Combo PHY IP Core in 12FFC China

Image
全球独立的半导体 IP 供应商和授权专业公司 T2M IP 高兴地宣布，来自其伙伴的 DDR4/LPDDR4/DDR3L 组合 PHY IP 通过 12FFC 工艺的硅验证，其配套的 DDR4 组合控制器 IP 设计来自于成熟的芯片组，在中国和欧美客户的芯片产品上都实现了量产，客户可立即在 T2M 通过技术授权获得相关设计。 DDR4/DDR3L/LPDDR4 组合 PHY IP 具有出色的数据处理性能，低延迟的特点使高速 RAM 应用的吞吐量高达 3200Mbps ，实现高效的数据处理速率。这个 PHY IP 可以使客户在满足市场需求方面获得领先地位。这个设计符合 JEDEC 规范的最新版本，并已通过 12FFC 工艺节点的硅验证，客户采用这个设计可以缩短研发周期、降低成本、加快产品的上市进程。另外，根据用户实际的芯片规范，这个设计也可以作为独立的 DDR4 、 LPDDR4 或 DDR3L PHY IP 核配置，在对应工艺节点下，其芯片面积和功耗等指标与标准的独立 DDR4 PHY IP 相似。这个 PHY IP 可采用配套的 DDR4/LPDDR4/DDR3L 组合控制器 IP 核或其他标准的 DDR4 、 LPDDR4 控制器 IP 核工作，能够为各种需要 DRAM 接口及访问功能的芯片提供无损的高速连接。   这个 DDR4/DDR3L/LPDDR4 组合 PHY IP 符合 JEDEC 规范，可实现 3200Mbps 的吞吐速率。此时， PHY IP 的控制器的最高时钟频率为 400MHz ，驱动电路符合 SSTL135/POD12/LVSTL 接口规范的要求。整个设计的数据通道可以按照 32bit 的位宽成倍扩展，根据应用场景的需求，支持 CA/DQ X16/DQ X8/ZQ 等四种模块的初始化。组合 PHY IP 的输出阻抗和晶粒上的端路阻抗可通过软件进行灵活配置，为客户在集成这个设计时提供最大的便捷。 另外这个电路设计，还支持 ZQ 校准、 8 个存储颗粒的成组、信号完整性所需的写操作电平维持、 CBT 和自动判决所需的 PHY 内部 VREFDQ 功能，支持逐比特的纠偏处理，这个处理是在物理层和链路层中读写数据通道上增加的电平控制电路实现。  半导体设计企业采用这个 DDR4 组合 PHY IP ...
Read more