Posts

Showing posts with the label Universal Flash Storage Controller IP

得完整 UFS 3.1 控制器解决方案

Image
  全球独立的半导体 IP 核供应商和技术专业公司 T2M IP 很高兴地宣布,完成了向某中国头部手机芯片设计公司的 UFS 解决方案的整体授权,包括 UFS v3.1 主机控制器 IP 核 、 MIPI M-PHY v4.1 IP 核 和 MIPI UniPro v1.8 IP 核 ,客户将在其 芯片中对 UFS 设备的管理采用这个方案,这个方案可最大限度的提高高密度数据闪存的处理速度。该解决方案符合 JEDEC 标准要求,来自 T2M IP 的合作伙伴,通过硅验证。 该 IP 组合包括 M-PHY 、 Unipro 和 UFS 控制器,除这些 IP 核外还,还包括模块化的专门设计, 这些小模块包括 F-PHY 、稳压器、电压检测器、振荡器、热传感器、噪声发生器、 GPIO 和电源开关 等,这种模块化的 UFS 3 一体解决方案有助于接口管理和电源管理 / 控制过程的维护和执行,简化其导入芯片系统设计的过程。 该解决方案的核心部分是 UFS v3.1 主机控制器 IP 核,这是一个 UFS 同步串行接口,适用于低功耗设计,实现主机处理器和大容量存储设备(如闪存和其他非易失性存储器)间的通信。这种通信需要 UFS 设备,使用 MIPI UniPro 作为协议并使用 MPHY 作为 PHY 层。该 UFS 遵循常用方法,在 TAG 重叠 /LBA 重叠的支持下,可实现数据块在计算机存储设备位置上的指定存储。其结构化的同步设计实现 UPIU 数据包全方位的输入和输出。 MIPI M-PHY 和 MIPI Unipro 控制器 IP 核作为无损和高密度闪存的整体 UFS 解决方案的组成部分进行授权。该 MIPI M-PHY v4.1 IP 核是一种具有高带宽能力的串行接口技术,并且能够支持为移动应用特别开发的最高 速率达 11.6Gbps 的 HS Gear4 ,具有引脚数量少和功耗效率高的特点。 MIPI Unipro v1.8 控制器 IP 核提供通过 MIPI M-PHY 实现 UniPro 链接的功能。这是一种高性能、芯片到芯片、用于移动应用的串行互连总线,其最大 R/W 速率高达 2170MB/s 。 UFS 主机控制器 IP 核与 MIPI M-PHY IP 核和 MI

Complete UFS 3.1 Controller IP Cores Solution

Image
  T2M IP , the global independent semiconductor IP Cores provider & Technology experts, is pleased to announce the licensing of its partner’s JEDEC compliant and Silicon proven Total UFS Solution with the UFS v3.1 Host Controller IP Cores , MIPI M-PHY v4.1 IP Cores and the MIPI UniPro v1.8 IP Cores to a Tier-1 Chinese Company for their UFS Device application to maximize processing speed of high-density flash data storage. The Complete UFS 3 Solution comes as a packaged bundle with total UFS Device functionality which includes M-PHY, Unipro, and UFS Controller IP Cores along with smaller blocks integrated together making for a complex yet a highly modular design. These smaller blocks include F-PHY, Voltage Regulator, Voltage Detector, Oscillator, Thermal Sensor, Noise Generator, GPIO and Power Switch helps to maintain and also performs interface management and power management /control processes which simplifies its implementation and integration into the chip. The m