Posts

Showing posts with the label HDMI 2.0 Tx PHY Controller IP

T2M发布HDMI 2.0 Tx PHY和控制器IP核!用户可获得源代码级别的全部授权

Image
  全球独立的半导体 IP 核供应商和技术专业公司 T2MIP 高兴地宣布,可以向全球客户提供全套的 HDMI 2.0 Tx PHY 和控制器 IP 核授权,交付件包括全部源代码,用户拥有完全的修改权及无限次使用权。 HDMI 2.0 Tx PHY 和控制器 IP 核 满足 4K 超高清显示器对音、视频流无损伤传输的需求,其输入为与 TMDS 时钟同步的三组数据流,数据流最小带宽为 10 比特。三组输入数据流进行串行处理后,与时钟信号构成差分序列进行传输。这个 IP 核还包括高速串行转换电路和输出差分缓冲电路,以及配套的差分输出焊盘设计和时钟电路所需的高精度电源。数据流的处理速度由 TMDS 时钟决定,可配置的时钟工作范围是 25MHz 至 600MHz 。   HDMI 2.0 Tx PHY 和控制器 IP 核 的设计遵循 HDMI 2.0 规范的要求。在 60Hz 频率下支持 2K 、 4K 分辨率的传输,也支持 60Hz 频率下 1080p 分辨率的 3D 格式传输。整个设计采用分层和模块化的架构,可以实现音、视频数据高达 18Gbps ( 3 X 6Gbps/ 通道)无损传输。考虑到客户将该设计集成到芯片应用的具体需求,设计也包含了对电路基板 / 封装工艺带来的寄生参数进行预加重的处理电路,并且预加重电路可以进行编程调整。   该 IP 核模拟电路采用 1.8V+150mV 供电;数字电路采用 1.0V ( 0.85V 至 1.1V )供电,整体设计从功耗、面积、数据处理效率角度进行了优化,实现了较小设计面积的低功耗处理,同时提升了数据处理效率。用户获得的电路设计还包括配套的 PLL 电路和 IO 焊盘的接口电路。这个设计的突出优点是其可靠性,这是由功能测试所需的 Speed BIST 自检电路、可单独测试的数字电路和定制数字逻辑,以及实现电气测试的 PRBS 电路构成,这些测试电路均集成在该 IP 中。 T2M 公司在全球范围内向客户提供白盒方式的交付件。 所谓白盒方式是指用户获得了不限使用次数的永久授权,授权客户拥有完全自主的修改权(规格调整、缺陷修改、新工艺节点移植)。 HDMI 2.0 Tx PHY 和控制器 IP 核已被半导体行业提供的各种多媒体设备采用,包括电视、个人电脑、虚拟广告板、汽车和其他电子消费领域的产品 ...

HDMI 2.0 Tx PHY Controller IP Cores available with Source Code license

Image
  T2M-IP , the global independent semiconductor IP Cores provider & Technology experts, is pleased to announce its HDMI 2.0 Tx PHY and Controller IP   Cores Source Code licensing   available immediately for licensing. The HDMI Transmitter is available as a Whitebox license with complete modification rights given to customers for a fully customizable and a perpetual license.   The HDMI 2.0 Tx PHY and Controller IP Cores was designed to transmit lossless Audio-Video Datastreams for 4K Ultra HD displays. It receives three streams of 10-bit transition minimized data as input along with synchronous TMDS clock. These data streams are serialized and transmitted in differential form over three channels with the added benefit of the clock being transmitted along with the data as a differential signal. This block consists of high speed serializer and output differential buffers along with the differential output pads and power supplies required by the block. The electrical layer can wor