T2M IP Complex Semiconductor Silicon IP Cores Company

T2M-IP , the global independent semiconductor IP Cores provider & Technology experts, is pleased to announce its 12bit 5Gsps Current Steering DAC IP Core which is Silicon Proven in 28HPC+ process technology is available immediately for licensing. The DAC uses a proprietary architecture and self-calibration to achieve a higher accuracy or to increase yields with a very small area. A binary digital input code is translated into a quantized (discrete step) analogue output by the DAC. A reference quantity (either a voltage or a current) is split into binary and/or linear fractions to produce the output. The output is then generated by driving switches with a suitable number of current steering digital-to-analog converters to combine these fractions. The size and quantity of the fractions represent the range of potential digital input codes, which depends on the converter resolution or the input code's bit count (N)... For N bits, there are 2 possible codes. The analog output

  T2M-IP , the global independent semiconductor IP Cores provider & Technology experts, is pleased to announce its 10-Bit 3-Msps Ultra Low Power SAR ADC IP Core which is Silicon Proven in 28HPC+ process technology is available immediately for licensing. The ADC uses a proprietary architecture that reduces harmonic and intermodulation distortions at high output frequency and amplitudes making it a truly lossless Analog IP  Core. The 10-Bit 3-Msps Ultra Low Power SAR ADC IP Core is High performance technology with 10-bit resolution, 3-Msps sample rate Ultra Low Power Mixed-signal SAR ADC IP Core for leading edge systems on chip (SoCs) for microcontrollers, medical applications, and General purpose ICs. A digital signal that is discrete in both time and amplitude is created from an analogue signal that is continuous in both time and amplitude by an analog-to-digital converter. The 10 Bit 3 Msps Ultra Low Power SAR ADC IP Core employs a high-performance architecture and provid

全球独立的半导体 IP 供应商和授权专业公司 T2M IP 高兴地宣布，其合作伙伴的 14bit 时间 交织 流水线 方式的 ADC IP 核已通过验证，投入量产。这个 IP 采用 28nm FDSOI 工艺，支持 4.32Gsps 的采样速度。授权客户可以得到这个设计的自主修改权和无限次数的使用权。   这个 IP 设计来自于量产芯片组，支持 60dB 的信号噪声比（ SNR ），输入频率范围为 54MHz 至 1.7GHz ，适用于各种领域的芯片设计，包括音频应用、微控制器、高速机顶盒、 Wi-Fi 、汽车、雷达和 5G 应用等。   除信号处理链路外，这个设计还集成了两个模拟电路所需的内置电源稳压器（ LDO ）。 n   1.1v 的 LDO ，带有一个外部去耦电容，以达到高功率抑制比。 n   1.5v 的 LDO ，有一个内部电容用于输入缓冲和偏置设计。 这个设计的数字电路部分由外部 1.0V 电源驱动。   这个超高速宽带模数转换器采用 16 个时间交织流水线方式工作的子 ADC 组架构，由数字校正算法进行增益、偏移和斜率校正。信号源采用差分输入，端路差分阻抗为 100 欧姆电阻，然后通过输入缓冲单元，连接到子 ADC 组，输入信号的幅度为差分 1Vpp 。 ADC 电路的输入模拟信号经过两个外部电容耦合到这个设计的输入端，外部电容的最小规格为 1nF 。各子 ADC 的输入在设计内部产生。   流水线方式的 ADC IP 核是混合信号电路系统，由比较器、开关电容电路、偏压电路、带隙电压基准、采样和保持放大器（ SHA ）以及乘法数模转换器（ MDAC ）组成。这些组成单元的设计规格符合相应的电路和系统要求。每个流水线方式的 ADC 电路是由两个或更多的低分辨率 Flash ADC 构成，整个架构由多级处理通路组成，每个处理级都包含相应的采样和保持电路，模拟信号经过采样后将样本在短时间内维持电平。 Flash ADC 电路将这个电平信号转化为二进制输出序列。来自多级的二进制输出序列按照时间次序对齐（流水线化处理），并输出到位移寄存器，进一步经过数字纠错逻辑电路完成错误检测和纠正后，输出最终的二进制序列。   T2M 广泛的无线 IP 核还包括 22nm ULL 的蓝牙双模 v5.3RF 收发器 I