推出 DDR5/DDR4/LPDDR5 Combo PHY IP 核，用 12FFC 工艺技术为下一代高性能 SoC 进行硅验证，可立即获得许可

 

日-全球独立半导体 IP 核供应商及技术专业公司 T2MIP 很高兴地宣布，其合作伙伴的 12FFC 工艺节点 DDR5/DDR4/LPDDR5 Combo PHY IP 与相匹配的 DDR5 Combo 控制器 IP 核已获得了高带宽和超快数据传送速率的硅验证，可立即供货。

该 DDR5/DDR4/LPDDR5 Combo PHY 和控制器 IP 核 也能够在 DDR4、DDR5、LPDDR5 模式下单独运行。其结构化的简单设计使其可方便地用于任何设计架构，还能提供低延迟并实现高达 5400MT/s 的吞吐量。它拥有可编程的输出阻抗 (DS) 和可编程的片上终端 (ODT) 特殊功能。该 DDR5 Combo PHY 及匹配的控制器符合 DFI 5.0 版规范，可以支持多达 16 个 AXI 端口，且数据宽度高达 512 位。

这款使用了 12 纳米 FFC 工艺技术的 DDR5/DDR4/LPDDR5 Combo PHY IP 核可支持各种 DDR5/ DDR4/ LPDDR5，其最大控制器时钟频率为 675MHz、400MHz、600MHz，可产生的最大 DRAM 数据传送速率为 5400MT/s（对于 DDR5）、3200MT/s（对于DDR4）和 4800MT/s（对于 LPDDR5）。该产品可支持四个模块，便于进行灵活配置 CA/DQ_X16/DQ_X8/ZQ。12FFC 技术具有 ZQ 校准的附加功能，且每个 CA 模块可支持 4 个等级，对功耗有不同的考虑，其核心功率的工作电压为 0.8V。

该 DDR5 Combo 控制器 IP 核具有功能齐全、便于使用且可合成的设计，且与 DDR5 JESD79-5 和 JESD79-5 规范兼容。该核符合 DDR5、DDR4 和 LPDDR5 的不同时钟频率。该核还支持 PHY 内部自动决策，并具有其他相关功能，如最大省电模式 (MPSM)、预充电命令模式、错误检查和纠正 (ECC)、重新排序交易等，可实现更高的性能以及完成自动刷新和关闭电源操作。该核能够支持高达 64GB 的设备密度和 X4、X8、X16 设备类型。

这些 IP 核的功能在 NC-Verilog 仿真软件中可使用 Verilog HDL 编写的测试台进行验证，这些测试台随 IP 核一同提供。

DDR5 Combo PHY IP 核和 DDR5 Combo 控制器 IP 核已用于半导体行业的企业计算、存储区域网络、嵌入式系统、图形设备和其他消费电子产品……


 

除了 DDR5 IP 核，T2M 广泛的硅接口 IP 核组合还包括其他 USB、HDMI、显示端口、MIPI（CSI、DSI、UniPro、UFS、Soundwire、I3C）、PCIe、10/100/1000 以太网、V by One、可编程 SerDes、SD/eMMC、串行 ATA 等，在几个主要工厂中，其制造几何尺寸最小可达 7 纳米。这些产品还可以根据要求被移植到其他代工厂和前沿制程节点。

可用性：这些半导体接口 IP 核可立即获得许可，既可独立使用，也可与预集成的控制器和 PHY 一起使用。如需了解更多关于许可选件和价格的信息，请发送请求/邮件至

关于 T2M：T2MIP是一家全球性独立半导体技术专业公司，可提供复杂的半导体 IP 核、软件、KGD 和颠覆性技术，帮助您加速开发可穿戴设备、物联网、通信、存储、服务器、网络、电视、机顶盒和卫星 SoC。如需更多信息，请访问：www.t-2-m.com

Comments

Post a Comment

Popular posts from this blog

5G Sub 6GHz RF Transceiver IP Cores for Cellular Industrial IoT applications

Image
T2M IP , the global independent semiconductor IP Cores provider & Technology experts, is pleased to announce the availability of 5G Sub 6GHz RF Transceiver IP core in 22nm   LP RF CMOS process for integration to your SoC targeted for low power Cellular and Industrial IoT applications and fixed wireless access. Fully compliant to 3GPP standards the 5G Sub 6GHz RF Transceiver IP cores is a 2x2 configuration with integrated frequency synthesizer and Analog-Mixed signal functions, suitable for low-cost low- power IoT applications. The RF IP core supports Cellular 3GPP 5G/4G/3G applications and is also ideal for Fixed Wireless Access with high level of programmability. Supporting both FDD and TDD mode. The RF Transceiver IP cores comes integrated with the GPS receiver and frequency synthesizer with a small die-size area. The RF IP cores supports up to 200MHz RF channel Bandwidth with ultra-low power consumption which is ideal for IoT applications. The initial deployments of 5...
Read more

MIPI RFFE Master Slave Controller IP Cores control RF Front End Interfaces

Image
T2M IP , the global independent semiconductor IP Cores provider & Technology experts, is pleased to announce the immediate availability of its partner’s  MIPI RFFE v3.0 Master  and  Slave Controller IP   Cores which are mature, proven and in production chips with High performance and low power consumption support. MIPI RFFE v3.0 Controller IP  Cores, is the standard interface for control of radio frequency (RF) front-end (FE) subsystems. It delivers swift, agile, self-regulating, and complete control of the complex RF subsystem environment. The  MIPI RFFE Master/ Slave Controller IP  Cores is a full-featured, easy-to-use, synthesizable design that is easily integrated into any SoC or FPGA development. It can also support a variety of host bus interfaces for easy adoption into any design architecture – AXI, AHB, APB, OCP, VCI, Avalon, PLB, Wishbone or custom buses. MIPI RFFE v3.0 is also backward compatible with all prior generations RFFE ...
Read more

用 28HPC 工艺技术的 USB 3.2, PCIe 3.1, SATA 3.2 Combo PHY IP

Image
全球独立的半导体 IP 核供应商和技术专业公司 – T2M IP 很高兴地宣布，其 合作伙伴的 USB 3.2/ PCIe 3.1/ SATA 3.2 Combo PHY IP 与相匹配的组合控制器 IP 核的授权已经过 28HPC+/HPC 工艺节点的硅验证，并已投入批量生产。 该 Combo PHY 包括符合 USB 3.2 （向后兼容高速和全速）的通用串行总线 (USB) 、符合 PCIe 3.1 基本规范并支持 PIPE v4.4 接口规格的外围元件互连网 (PCIe) 以及符合 SATA 3.2 规范的串行 ATA (SATA) 。该 Combo PHY 可以根据客户的要求在 USB 模式、 PCIe 模式或 SATA 模式下运行。这是一种非常可靠且值得信赖的产品，还能通过低成本的内置自检 (BIST) 和模拟 / 数字接口的近 / 远端环回发挥强大的测试功能。 凭借其可配置的低功耗模式设置，该 PHY 能广泛适用于各种场景。由于支持额外的嵌入式低抖动 PLL 控制、参考时钟控制和嵌入式电源门控，因此其功耗更低。 该 USB 3.2/PCIe 3.1/SATA 3.2 Combo PHY IP 核符合 UTMI 1.05 和 PIPE 4.4 规范。该 USB 3.2 Combo PHY IP 核还能够支持双物理通道宽度和 32 位并行接口。该 Combo PHY IP 核支持 5.0 GT/s 和 10.0 Gt/s (USB) ； 2.5 GT/s 、 5.0 GT/s 和 8.0 Gt/s (PCIe) ； 1.5 GT/s 、 3.0 GT/s 和 6.0 Gt/s (SATA) 的数据传输速率。 该 USB 3.2/PCIe 3.1/SATA 3.2 Combo 控制器 IP 核具有良好的可控性，并能与 PHY 轻松集成。该控制器具有支持同步多输入传输、 PTM 实施和批量流的特点，允许通过 PHY 进行高密度数据处理。其还具备一个可配置的 PIPE 接口：可按要求用作 8 、 16 、 32 位接口 USB 3.2/PCIe 3.1/SATA 3.2 Combo PHY IP 核与相匹配的控制器 IP 核可独立提供，也可作为完全验证和集成的解决方案预先集成...
Read more