DDR5 DDR4 LPDDR5 Combo PHY Silicon Proven IP Cores in 12FFC China

全球独立的半导体IP供应商和授权专业公司T2MIP高兴地宣布，来自其伙伴的DDR5/DDR4/LPDDR5组合PHY IP经过12FFC工艺（12nm FinFET Compact）验证，其配套的DDR5组合控制器IP设计来自于量产芯片组，客户可立即在T2M公司获得IP授权。

 DDR5/DDR4/LPDDR5 Combo PHY IP的模块化设计能够便捷地集成到现有的各种芯片架构，可以以最小的延时获得5400MT/s的吞吐速率。值得一提的特有功能包括输出阻抗的可编程化（DS）和晶粒上端侧阻抗的可编程化（ODT）。DDR5 Combo PHY IP和配套控制器IP符合DFI 5.0版本规范的要求，最高支持16个AXI端口，数据带宽可达512位。

 DDR5/DDR4/LPDDR5组合PHY IP核可以配置为DDR4、DDR5和LPDDR5模式。对于不同的DDR规格（DDR5、DDR4和LPDDR5），这个设计可支持的控制器最高时钟频率为675MHz、400MHz和600MHz。如果配置为DDR5的模式，DRAM数据速率为5400MT/s；如果配置为DDR4的模式，DRAM数据速率为3200MT/s；如果配置为LPDDR5的模式，DRAM数据速率为4800MT/s。根据应用场景的不同，这个设计可以支持CA/DQ X16/DQ X8/ZQ和其他四种模块的初始化设置，12FFC技术支持ZQ校准功能和各CA模块4种级别的电源配置。


 DDR5/DDR4/LPDDR5组合控制器IP核符合DDR5 JESD79-5和JESD79-5标准规范，交付件包括详细地说明操作指导，在设计时易于使用并且可以灵活配置。这个设计可以按照DDR5、DDR4和LPDDR5的配置采用不同的时钟频率，另外还支持最大省电模式（MPSM）、预充电命令模式、错误检查和纠正（ECC），重新排序功能、自刷新和下电处理等功能。这个设计支持PHY模块的内部自动配置功能，可以支持高达64GB的存储颗粒密度，以及X4、X8和X16的设备格式。

 半导体设计行业可采用这个DDR5 Combo PHY IP与配套的控制器IP设计芯片，用于企业级计算、区域存储网络、嵌入式系统、图形设备和其他消费电子产品。

 除了DDR5 IP核，T2M广泛的硅接口IP核组合包括USB、HDMI、DP、MIPI（CSI、DSI、UniPro、UFS、Soundwire、I3C）、PCIe、10/100/1000以太网、V by One、可编程SerDes、SD/eMMC、串行ATA和更多的IP核，这些设计在主流制造厂的工艺节点可达7nm,并且可以根据客户的具体要求定制或者移植到其他晶圆厂的相应工艺节点上生产。

 可用性：这些半导体IP可以立即进行客户授权，既可以单独授权，也可与预集成的控制器和PHY组合授权。有关授权的选择和报价等更多信息，请发送邮件至contact@t-2-m.com，进行了解。

 关于T2M：T2MIP是全球独立的半导体专业授权技术公司，提供复杂的半导体IP、软件、KGD和颠覆性技术，帮助客户加速开发可穿戴设备、物联网、通信、存储、服务器、网络、电视、机顶盒和卫星SoC。欲了解更多信息，请访问：www.t2m-ip.cn

Comments

Post a Comment

Popular posts from this blog

5G Sub 6GHz RF Transceiver IP Cores for Cellular Industrial IoT applications

Image
T2M IP , the global independent semiconductor IP Cores provider & Technology experts, is pleased to announce the availability of 5G Sub 6GHz RF Transceiver IP core in 22nm   LP RF CMOS process for integration to your SoC targeted for low power Cellular and Industrial IoT applications and fixed wireless access. Fully compliant to 3GPP standards the 5G Sub 6GHz RF Transceiver IP cores is a 2x2 configuration with integrated frequency synthesizer and Analog-Mixed signal functions, suitable for low-cost low- power IoT applications. The RF IP core supports Cellular 3GPP 5G/4G/3G applications and is also ideal for Fixed Wireless Access with high level of programmability. Supporting both FDD and TDD mode. The RF Transceiver IP cores comes integrated with the GPS receiver and frequency synthesizer with a small die-size area. The RF IP cores supports up to 200MHz RF channel Bandwidth with ultra-low power consumption which is ideal for IoT applications. The initial deployments of 5...
Read more

MIPI RFFE Master Slave Controller IP Cores control RF Front End Interfaces

Image
T2M IP , the global independent semiconductor IP Cores provider & Technology experts, is pleased to announce the immediate availability of its partner’s  MIPI RFFE v3.0 Master  and  Slave Controller IP   Cores which are mature, proven and in production chips with High performance and low power consumption support. MIPI RFFE v3.0 Controller IP  Cores, is the standard interface for control of radio frequency (RF) front-end (FE) subsystems. It delivers swift, agile, self-regulating, and complete control of the complex RF subsystem environment. The  MIPI RFFE Master/ Slave Controller IP  Cores is a full-featured, easy-to-use, synthesizable design that is easily integrated into any SoC or FPGA development. It can also support a variety of host bus interfaces for easy adoption into any design architecture – AXI, AHB, APB, OCP, VCI, Avalon, PLB, Wishbone or custom buses. MIPI RFFE v3.0 is also backward compatible with all prior generations RFFE ...
Read more

DDR4/LPDDR4/DDR3L Combo PHY IP Core in 12FFC China

Image
全球独立的半导体 IP 供应商和授权专业公司 T2M IP 高兴地宣布，来自其伙伴的 DDR4/LPDDR4/DDR3L 组合 PHY IP 通过 12FFC 工艺的硅验证，其配套的 DDR4 组合控制器 IP 设计来自于成熟的芯片组，在中国和欧美客户的芯片产品上都实现了量产，客户可立即在 T2M 通过技术授权获得相关设计。 DDR4/DDR3L/LPDDR4 组合 PHY IP 具有出色的数据处理性能，低延迟的特点使高速 RAM 应用的吞吐量高达 3200Mbps ，实现高效的数据处理速率。这个 PHY IP 可以使客户在满足市场需求方面获得领先地位。这个设计符合 JEDEC 规范的最新版本，并已通过 12FFC 工艺节点的硅验证，客户采用这个设计可以缩短研发周期、降低成本、加快产品的上市进程。另外，根据用户实际的芯片规范，这个设计也可以作为独立的 DDR4 、 LPDDR4 或 DDR3L PHY IP 核配置，在对应工艺节点下，其芯片面积和功耗等指标与标准的独立 DDR4 PHY IP 相似。这个 PHY IP 可采用配套的 DDR4/LPDDR4/DDR3L 组合控制器 IP 核或其他标准的 DDR4 、 LPDDR4 控制器 IP 核工作，能够为各种需要 DRAM 接口及访问功能的芯片提供无损的高速连接。   这个 DDR4/DDR3L/LPDDR4 组合 PHY IP 符合 JEDEC 规范，可实现 3200Mbps 的吞吐速率。此时， PHY IP 的控制器的最高时钟频率为 400MHz ，驱动电路符合 SSTL135/POD12/LVSTL 接口规范的要求。整个设计的数据通道可以按照 32bit 的位宽成倍扩展，根据应用场景的需求，支持 CA/DQ X16/DQ X8/ZQ 等四种模块的初始化。组合 PHY IP 的输出阻抗和晶粒上的端路阻抗可通过软件进行灵活配置，为客户在集成这个设计时提供最大的便捷。 另外这个电路设计，还支持 ZQ 校准、 8 个存储颗粒的成组、信号完整性所需的写操作电平维持、 CBT 和自动判决所需的 PHY 内部 VREFDQ 功能，支持逐比特的纠偏处理，这个处理是在物理层和链路层中读写数据通道上增加的电平控制电路实现。  半导体设计企业采用这个 DDR4 组合 PHY IP ...
Read more