SD/eMMC 主机和设备控制器 IP 授权

全球独立的半导体 IP 核供应商和技术专业公司 T2MIP  很高兴地宣布，其合作伙伴的 JEDEC 标准SD/eMMC 主机和设备控制器与配套的 PHY IP 核完成了主要工厂主要节点的硅验证，在多种芯片组进行量产，可以向芯片设计客户进行技术授权。

SD/eMMC v5.1 主机和设备 IP 核是一种嵌入式非易失性存储器系统，由闪存和闪存控制器组成，通过对处理核的优化，实现了主机和设备控制器 的高速处理，简化了物理层的接口设计。降低产品开发的集成及验证难度与复杂度，缩短了设计到量产的时间周期。 

这个SD/eMMC 主机和设备控制器以及 PHY IP 核组合针对 eMMC v5.1规格的要求，通过 SD v5.1 功能增强存储功能，满足移动、消费、物联网和汽车应用日益增长的存储需求。产品符合 JEDEC 的 JESD84-B51 标准且其安全数字（SD）部分支持 SD5.1 及后续规格（Class 1，视频速度性能），支持选择 SD 或 SPI 模式。为了安全地存储和传输数据，SD/eMMC IP 核同时提供数据写入保护和密码保护功能。多总线宽度的特点能实现主机和设备设计的灵活性和更高的数据传输带宽。


带有配套 PHY IP 核的 SD/eMMC 主机和设备控制器可支持高速双数据率传输（52MHz）、eMMC 的单日期率传输（200MHz）和 SD 的默认速度模式（25MHz，最高 12.5MB/秒）、高速模式（50MHz，最高 25MB/秒）。SD/eMMC IP 核具有低成本、低功耗和相对小面积的特点，使其能够用于便携式和空间有限的产品中。

SD/eMMC 主机和设备控制器以及 PHY IP 核已用于半导体行业的蜂窝电子、物联网传感器、导航系统、消费电子产品、掌上电脑和其他工业应用……

除了 SD/eMMC IP 核，T2M 广泛的硅接口 IP 核系列还包括 USB、HDMI、显示端口、MIPI（CSI、DSI、UniPro、UFS、Soundwire、I3C）、PCIe、DDR、10/100/1000 以太网、V by One、可编程 SerDes、OnFi 等产品，在几个主要工厂中，其制造几何尺寸最小可达 7 纳米。这些产品还可以根据要求被移植到其他晶圆代工厂和前沿制程节点。

可用性：这些半导体接口 IP 核可立即获得许可，既可独立使用，也可与预集成的控制器和 PHY 一起使用。如需了解更多关于许可选件和价格的信息，请发送请求/邮件至

关于 T2M：T2MIP是一家全球性独立半导体技术专业公司，可提供复杂的半导体 IP 核、软件、KGD 和颠覆性技术，帮助您加速开发可穿戴设备、物联网、通信、存储、服务器、网络、电视、机顶盒和卫星 SoC。如需更多信息，请访问：www.t-2-m.com

Comments

Post a Comment

Popular posts from this blog

推出 DDR5/DDR4/LPDDR5 Combo PHY IP 核，用 12FFC 工艺技术为下一代高性能 SoC 进行硅验证，可立即获得许可

Image
  日 - 全球独立半导体 IP 核供应商及技术专业公司 T2M IP 很高兴地宣布，其合作伙伴的 12FFC 工艺节点 DDR5/DDR4/LPDDR5 Combo PHY IP 与相匹配的 DDR5 Combo 控制器 IP 核 已获得了高带宽和超快数据传送速率的硅验证，可立即供货。 该 DDR5/DDR4/LPDDR5 Combo PHY 和控制器 IP 核 也能够在 DDR4 、 DDR5 、 LPDDR5 模式下单独运行。其结构化的简单设计使其可方便地用于任何设计架构，还能提供低延迟并实现高达 5400MT/s 的吞吐量。它拥有可编程的输出阻抗 (DS) 和可编程的片上终端 (ODT) 特殊功能。 该 DDR5 Combo PHY 及匹配的控制器符合 DFI 5.0 版规范，可以支持多达 16 个 AXI 端口，且数据宽度高达 512 位。 这款 使用了 12 纳米 FFC 工艺技术的 DDR5/DDR4/LPDDR5 Combo PHY IP 核 可支持各种 DDR5/ DDR4/ LPDDR5 ，其最大控制器时钟频率为 675MHz 、 400MHz 、 600MHz ，可产生的最大 DRAM 数据传送速率为 5400MT/s （对于 DDR5 ）、 3200MT/s （对于 DDR4 ）和 4800MT/s （对于 LPDDR5 ）。该产品可支持四个模块，便于进行灵活配置 CA/DQ_X16/DQ_X8/ZQ 。 12FFC 技术具有 ZQ 校准的附加功能，且每个 CA 模块可支持 4 个等级，对功耗有不同的考虑，其核心功率的工作电压为 0.8V 。 该 DDR5 Combo 控制器 IP 核 具有功能齐全、便于使用且可合成的设计，且与 DDR5 JESD79-5 和 JESD79-5 规范兼容。该核符合 DDR5 、 DDR4 和 LPDDR5 的不同时钟频率。该核还支持 PHY 内部自动决策，并具有其他相关功能，如最大省电模式 (MPSM) 、预充电命令模式、错误检查和纠正 (ECC) 、重新排序交易等，可实现更高的性能以及完成自动刷新和关闭电源操作。该核能够支持高达 64GB 的设备密度和 X4 、 X8 、 X16 设...
Read more

MIPI RFFE Master Slave Controller IP Cores control RF Front End Interfaces

Image
T2M IP , the global independent semiconductor IP Cores provider & Technology experts, is pleased to announce the immediate availability of its partner’s  MIPI RFFE v3.0 Master  and  Slave Controller IP   Cores which are mature, proven and in production chips with High performance and low power consumption support. MIPI RFFE v3.0 Controller IP  Cores, is the standard interface for control of radio frequency (RF) front-end (FE) subsystems. It delivers swift, agile, self-regulating, and complete control of the complex RF subsystem environment. The  MIPI RFFE Master/ Slave Controller IP  Cores is a full-featured, easy-to-use, synthesizable design that is easily integrated into any SoC or FPGA development. It can also support a variety of host bus interfaces for easy adoption into any design architecture – AXI, AHB, APB, OCP, VCI, Avalon, PLB, Wishbone or custom buses. MIPI RFFE v3.0 is also backward compatible with all prior generations RFFE ...
Read more

5G Sub 6GHz RF Transceiver IP Cores for Cellular Industrial IoT applications

Image
T2M IP , the global independent semiconductor IP Cores provider & Technology experts, is pleased to announce the availability of 5G Sub 6GHz RF Transceiver IP core in 22nm   LP RF CMOS process for integration to your SoC targeted for low power Cellular and Industrial IoT applications and fixed wireless access. Fully compliant to 3GPP standards the 5G Sub 6GHz RF Transceiver IP cores is a 2x2 configuration with integrated frequency synthesizer and Analog-Mixed signal functions, suitable for low-cost low- power IoT applications. The RF IP core supports Cellular 3GPP 5G/4G/3G applications and is also ideal for Fixed Wireless Access with high level of programmability. Supporting both FDD and TDD mode. The RF Transceiver IP cores comes integrated with the GPS receiver and frequency synthesizer with a small die-size area. The RF IP cores supports up to 200MHz RF channel Bandwidth with ultra-low power consumption which is ideal for IoT applications. The initial deployments of 5...
Read more