T2M IP Complex Semiconductor Silicon IP Cores Company

  T2MIP , the global independent semiconductor IP Cores provider & Technology experts, is pleased to announce the immediate availability of its partner’s DDR5/DDR4/LPDDR5 Combo PHY IP Cores in 12FFC process nodes with matching DDR5 Combo Controller IP Cores which are silicon proven and has been extracted from production chips. The DDR5/DDR4/LPDDR5 Combo PHY IP Cores' hierarchical yet comprehensible design enables simple integration into any design architecture, offers minimal latency, and supports throughput of up to 5400MT/s. Programmable output impedance (DS) and Programmable on-die termination are available as unique features (ODT). The DDR5 Combo PHY IP Cores with matching Controller can support up to 16 AXI ports with data width up to 512 bits and is compliant with DFI version 5.0 Specification. The DDR5/DDR4/LPDDR5 Combo PHY IP Cores may also function independently in DDR4, DDR5, and LPDDR5 modes. With maximum controller clock frequencies of 675MHz, 400MHz, and

全球独立的半导体 IP 供应商和授权专业公司 T2M IP 高兴地宣布 ， 来自其伙伴的 MIPI DSI 和 CSI Tx-Rx 控制器 IP 已经在主要代工厂的主要节点与 PHY 的设计进行了验证，各项指标达到要求可立即向客户授权。这一组控制器 IP 最高支持 7nm 的铸造工艺，并且在多种芯片方案得到应用实现量产。这些量产芯片用于高速显示和摄像头接口，最高可实现下一代产品所要求的 4K 分辨率。   MIPI DSI Tx-Rx 控制器 IP 可以为应用于智能手机、平板电脑、计算机、汽车电子和其他多屏幕场景的芯片提供灵活、高速的处理接口； MIPI CSI Tx-Rx 控制器 IP 采用常规的快速协议，实现静态和动态图片从摄像头到应用处理器的传输。这两类控制器 IP 支持显示数据的解码和图像数据的后续处理，广泛应用于移动产品和高速串行处理芯片的应用，为消费类电子产品升级到下一代 UHD （超高清）规格铺平了道路。   这个设计采用可编程的通道配置机制，能够实现每个通道 2.5Gbps 的传输速率， 4 个通道可实现 10Gbps 的传输速率，其中的数据通道 D-PHY 的版本为 V2.0 。这个 IP 采用高度灵活的架构，支持正向和反向的数据流、支持命令和视频模式、支持 burst 和非 burst 模式、支持脉冲和事件模式。这个设计支持多种色彩管理方案，采用分层的处理模式支持，显示流压缩技术，包括 16 、 18 和 36 bpp 的不同配置。另外还支持各种时钟选通模式的无损虚拟可配置数据传输，最多支持 4 路虚拟通道。   这个 MIPI CSI Tx-Rx 控制器 IP 的设计用于整合摄像头子系统，包括 RAW 图像传感器、 SOC 摄像头、图像信号处理器（ ISP ）以及与主处理器（如移动终端的应用处理器）的桥接设备。这个 MIPI CSI Tx-Rx 控制器 IP 符合 MIPI CSI3 V1.0 、 MIPI M-PHY spec v2.0 规范和 MIPI UniPro v1.8 规范，其数据传输通道每个方向最多可配置 4 条 MPHY 通道（每条通道传输速率在 10Mbps - 5.8Gbps 之间）。此外， CSI 控制器相较于上一代的重大更新为其支持 CPC 的专用 CPORT 和像素 / 嵌入式数据传输的 C