T2M IP Complex Semiconductor Silicon IP Cores Company

  T2M-IP , the global independent semiconductor IP Cores provider & Technology experts, is pleased to announce the immediate availability of its partner’s VESA standard eDisplay Port / Display Port v1.4 Tx PHY IP Cores in 40nm ULP and 12nm FFC matching Controllers which are silicon proven in major Fabs with minimal power usage and excellent efficiency for a true UHD experience.   Display Port 1.4 Tx PHY and Controller IP cores applies a visually lossless compression system with the help of DSC (Display Stream Compression) and FEC (Forward Error Correction) to achieve an 8K UHD display at 60Hz. With a transmitter PHY supporting 1.62Gbps (RBR) to 8.1Gbps (HBR3) data rates, T2M-IP's DisplayPort version 1.4 compliant Core is a robust, yet energy-efficient, with programmable analogue features, such as inbuilt 100-ohm termination resistors with common-mode biassing and an integrated equalisation with variable strength, make it less energy-intensive.   Higher resolution

全球独立的半导体 IP 供应商和授权专业公司 T2M IP 高兴地宣布，来自其伙伴的 USB 3.2 OTG 控制器和 PHY IP 通过硅验证，这个 USB 解决方案来自 量产 的芯片组， 这个方案 是工业 级 和消费类应用数据传输的 基础 IP ，客户可 选择 在主流晶圆厂的 12 nm 工艺节点 量产 USB 3.2 OTG 控制器和 PHY IP 收发器包括 USB 3.2 OTG 、主机和外设应用， 可按照 US 3.2 的规范配置为 20Gbps （双通道） 或 10Gbps 的接口速率 。这个 组合 IP 支持 设备模式和主机模式，在设备模式下， 连接的端子数量、接口类型及配置参数可以 动态调整；在主机模式下，可以配置为 HUB 设备 。 这个 USB 3.2 的设计采用了通用的驱动程序 ， 无论工作于何种模式都实现了驱动程序复用，帮助客户 最大 程度降低 软件 研发投入以及各种形式的硬件驱动电路适配中存在的不确定风险 。 USB 3.2 OTG 控制器 IP 支持 块读写 、中断和同步 模式等 所有类型的 USB 传输。这个 设计 支持 USB 规范 所定义的各种 低功耗功能， 包括 挂起、远程唤醒以及 USB 3.0 和 USB 2.0 所定义的 链路电源管理状态 机 。 另外还支持各种 USB 2.0 测试模式功能 、 USB IF 认证所需的 USB 3.0 合规性和 USB 3.0 环回模式 等功能 。这个 设计也支持 RSP 、 SRP 、 HNP 和 ADP 等 OTG 功能， 以及这些功能从软件侧进行的开关控制。 USB 3.2 PHY IP 支持 USB 3.2 、 USB 2.0 、 UTMI+ 和 PIPE4.0 规范 的要求 。 这个 设计包括 高速混合信号电路，支持 USB 3.2 Gen2 和 Gen1 吞吐量的规格 ，后 向 兼容 USB 2.0 规范的 高速 （ 480Mbps ）、全速 （ 12Mbps ） 和低速 （ 1.5Mbps ） 等配置 ， 这个 PHY 设计 还包含有源开关 电路，实现 支持双向插 拔 和 USB Type-C 形式接口所定义的 特定功能； 电路的时钟可以选择 25MHz 晶体 振荡器电路和数字系统供应 的 外部时钟 源；