PCIe 4.0 PHY IP核与配套的PCIe 4.0控制器IP核

 

全球独立的半导体IP核供应商和技术专业公司T2MIP很高兴地宣布，其合作伙伴的PCIe 4.0物理层IP核硅料与配套的PCIe 4.0控制器IP核已通过12FFC工艺的验证，符合PCI-SIG规范，已在主要制造工厂的主要节点的多款芯片组实现量产。

这个一组包括PHY核控制器IP核的PCIe IP符合PCIe 4.0规范的要求，支持PIPE 4.4接口，并后向兼容旧版本。该IP核支持额外的PLL控制、参考时钟控制和嵌入式电源门控，通过12FFC工艺的设计可实现低功耗。低功耗模式可以根据相应的场景要求进行配置，适用于多种功耗及应用的实际场景。

PCIe 4.0 SerDes PHY IP核在四倍速物理通道配置下可支持2.5 GT/s、5.0 GT/s、8.0 GT/s和16.0 GT/s的数据传输速率。该物理通道根据场景也可设计为x1、x2、x4、x8、x16的分叉通道架构。该IP核能够以100MHz的参考输入时钟支持32位的并行接口传输。


 PCIe PHY IP核在12FFC工艺的验证方法是采用NCVerilog仿真软件提供的testbench和具备近端模拟、远端环回和外部环回等接口方式进行的内置自测试软件(BIST)，具有成本低廉及测试功能丰富的特点。

 用户可以将PCIe 4.0控制器IP核配置为endpoint, root port和双模架构，支持各种用例模型，为客户的数据应用提供可配置的、灵活的AMBA AXI互连接口。该IP核具有512b控制器架构和64B PIPE接口，符合SR-Iov规范的同时提供高性能的处理。DMA架构可进行灵活的配置，支持用户界面、AXI4/原生接口的灵活配置，用户选定的功能在处理和生成阶段经行使能和关闭，这样可以得到控制器逻辑门数量的优化。

 除了PCIe IP核，T2M广泛的硅接口IP核组合包括USB、HDMI、显示端口、MIPI（CSI、UniPro、UFS、RFFE、I3C）、PCIe、DDR、1G以太网、V-by-One、可编程SerDes、OnFi等，在主流代工厂的工艺节点可达7nm。它们还可以根据客户的定制要求，移植到其他晶圆厂的相关工艺节点。

 可用性：这些半导体IP核可以立即进行客户授权，既可以单独授权，也可与预集成的控制器和PHY组合授权。有关授权的选择和报价等更多信息，请发送邮件至contact@t-2-m.com，进行了解。

 

关于T2M：T2MIP是全球独立的半导体专业授权技术公司，提供复杂的半导体IP核、软件、KGD和颠覆性技术，帮助客户加速开发可穿戴设备、物联网、通信、存储、服务器、网络、电视、机顶盒和卫星SoC。欲了解更多信息，请访问：www.t-2-m.com

Comments

Post a Comment

Popular posts from this blog

推出 DDR5/DDR4/LPDDR5 Combo PHY IP 核，用 12FFC 工艺技术为下一代高性能 SoC 进行硅验证，可立即获得许可

Image
  日 - 全球独立半导体 IP 核供应商及技术专业公司 T2M IP 很高兴地宣布，其合作伙伴的 12FFC 工艺节点 DDR5/DDR4/LPDDR5 Combo PHY IP 与相匹配的 DDR5 Combo 控制器 IP 核 已获得了高带宽和超快数据传送速率的硅验证，可立即供货。 该 DDR5/DDR4/LPDDR5 Combo PHY 和控制器 IP 核 也能够在 DDR4 、 DDR5 、 LPDDR5 模式下单独运行。其结构化的简单设计使其可方便地用于任何设计架构，还能提供低延迟并实现高达 5400MT/s 的吞吐量。它拥有可编程的输出阻抗 (DS) 和可编程的片上终端 (ODT) 特殊功能。 该 DDR5 Combo PHY 及匹配的控制器符合 DFI 5.0 版规范，可以支持多达 16 个 AXI 端口，且数据宽度高达 512 位。 这款 使用了 12 纳米 FFC 工艺技术的 DDR5/DDR4/LPDDR5 Combo PHY IP 核 可支持各种 DDR5/ DDR4/ LPDDR5 ，其最大控制器时钟频率为 675MHz 、 400MHz 、 600MHz ，可产生的最大 DRAM 数据传送速率为 5400MT/s （对于 DDR5 ）、 3200MT/s （对于 DDR4 ）和 4800MT/s （对于 LPDDR5 ）。该产品可支持四个模块，便于进行灵活配置 CA/DQ_X16/DQ_X8/ZQ 。 12FFC 技术具有 ZQ 校准的附加功能，且每个 CA 模块可支持 4 个等级，对功耗有不同的考虑，其核心功率的工作电压为 0.8V 。 该 DDR5 Combo 控制器 IP 核 具有功能齐全、便于使用且可合成的设计，且与 DDR5 JESD79-5 和 JESD79-5 规范兼容。该核符合 DDR5 、 DDR4 和 LPDDR5 的不同时钟频率。该核还支持 PHY 内部自动决策，并具有其他相关功能，如最大省电模式 (MPSM) 、预充电命令模式、错误检查和纠正 (ECC) 、重新排序交易等，可实现更高的性能以及完成自动刷新和关闭电源操作。该核能够支持高达 64GB 的设备密度和 X4 、 X8 、 X16 设...
Read more

MIPI RFFE Master Slave Controller IP Cores control RF Front End Interfaces

Image
T2M IP , the global independent semiconductor IP Cores provider & Technology experts, is pleased to announce the immediate availability of its partner’s  MIPI RFFE v3.0 Master  and  Slave Controller IP   Cores which are mature, proven and in production chips with High performance and low power consumption support. MIPI RFFE v3.0 Controller IP  Cores, is the standard interface for control of radio frequency (RF) front-end (FE) subsystems. It delivers swift, agile, self-regulating, and complete control of the complex RF subsystem environment. The  MIPI RFFE Master/ Slave Controller IP  Cores is a full-featured, easy-to-use, synthesizable design that is easily integrated into any SoC or FPGA development. It can also support a variety of host bus interfaces for easy adoption into any design architecture – AXI, AHB, APB, OCP, VCI, Avalon, PLB, Wishbone or custom buses. MIPI RFFE v3.0 is also backward compatible with all prior generations RFFE ...
Read more

5G Sub 6GHz RF Transceiver IP Cores for Cellular Industrial IoT applications

Image
T2M IP , the global independent semiconductor IP Cores provider & Technology experts, is pleased to announce the availability of 5G Sub 6GHz RF Transceiver IP core in 22nm   LP RF CMOS process for integration to your SoC targeted for low power Cellular and Industrial IoT applications and fixed wireless access. Fully compliant to 3GPP standards the 5G Sub 6GHz RF Transceiver IP cores is a 2x2 configuration with integrated frequency synthesizer and Analog-Mixed signal functions, suitable for low-cost low- power IoT applications. The RF IP core supports Cellular 3GPP 5G/4G/3G applications and is also ideal for Fixed Wireless Access with high level of programmability. Supporting both FDD and TDD mode. The RF Transceiver IP cores comes integrated with the GPS receiver and frequency synthesizer with a small die-size area. The RF IP cores supports up to 200MHz RF channel Bandwidth with ultra-low power consumption which is ideal for IoT applications. The initial deployments of 5...
Read more